微电子芯片IC的防静电设计
根据斯米克微电子ESD整改多年经验，说说对于芯片IC的防静电设计时的一些建议，望对大家有用。这往往对于IC设计，和PCB layout的工程师来说往往没有引起重视。
随着芯片速度的提高，为了缩短引脚长度而减少信号串扰，CPU和SoC (System on Chip)等超大规模IC芯片的封装越来越多地采用倒装芯片（flip chip），倒装芯片通常面积较大，而厚度很薄。由电容计算公式C＝εS／d可知，芯片可能携带大量静电电荷Q（=C x V），换句话说，芯片自身成了一个巨大的电容器。
如果芯片设计者对此问题没有足够认识，未在芯片内设置电流释放通道，使得净电荷不断积聚。如此一来，芯片在接触到工作台或包装盒的瞬间，就会产生强烈的静电释放，以致于芯片损坏在制造过程之中，成品率降低了，生产成本提高了。
此外，CPU、GPU及北桥芯片上的金属盖以及散热片，也是惹是生非的一个祸根。诺大的金属体无异于一个静电接收天线，极易吸附芯片周围的电场，以及芯片附近导线上的电荷，这个因素也对芯片安全构成威胁。如果芯片设计者和整机设计者没有考虑到这个因素，到了用户手中再发现普遍存在问题而不得不把产品召回时，损失就更大了。
以上是一点浅薄经验，如果后续对于LAYOUT或其他ESD过不了标准的可以随时与我司联系，我们的技术人员可以帮到您。提供免费ESD测试，整改方案等。
(胡小姐 13798209312 QQ:3137802879 http://www.cimic-chips.com)
